

RECEPTOR GPS ALBATROS

ESPECIFICACION TECNICOS

ESS-ALB-028-SN

MAYO 2000

**EDICIÓN: 1
REVISIÓN: 0**

ÍNDICE

1	DESCRIPCIÓN	1.1
2	ARQUITECTURA DEL SIRFSTAR-II	2.1
2.1	CARACTERÍSTICAS INNOVADORAS	2.1
2.2	BAJO CONSUMO	2.1
2.3	POSICIÓN GPS MAXIMIZADA	2.1
3	FAMILIA SIRFSTAR-II	3.1
3.1	CIRCUITO DIGITAL DE MÁXIMA INTEGRACIÓN GSP2E	3.1
3.2	MODULO DE RADIO FRECUENCIA DE BAJO COSTE GRF2I	3.1
3.3	SOFTWARE MODULAR GSW2	3.1
4	ESPECIFICACIONES TÉCNICAS	4.1
5	ESPECIFICACIÓN FÍSICA	5.1
6	INTERFASE FÍSICO	6.1
6.1	CONECTOR DE INTERFASE RF	6.1
6.2	CONECTOR DE INTERFASE DE DATOS	6.2
6.3	DEFINICIÓN DEL INTERFASE	6.2

1 DESCRIPCIÓN

El receptor GPS **Albatros** de SENA GPS es un receptor diseñado para integradores de GPS OEM, que utiliza el revolucionario chipset SiRFStar-II. Con capacidad para 12 canales, dispone de una alta precisión de la posición con un tamaño extraordinariamente pequeño. La arquitectura del chipset SiRFStar-II supera a la anterior arquitectura del conjunto SiRFStar-I, añadiendo un acelerador de adquisición de señal, un procesador GPS diferencial, hardware exclusivo de mitigación del multipath y un motor de seguimiento de los satélites. El receptor **Albatros** dispone de las mejores prestaciones en receptores GPS, precisión, integración, computación, consumo y flexibilidad.

2 ARQUITECTURA DEL SIRFSTAR-II

2.1 CARACTERÍSTICAS INNOVADORAS

- Construido sobre el núcleo de altas prestaciones del SiRFstar-1.
- Adquisición de señal usando 1920 canales de búsqueda de tiempo/frecuencia.
- Motor de seguimiento de la señal de los satélites para realizar las funciones de adquisición y seguimiento GPS, sin intervención de tiempo de CPU.
- Mitigación del Multipath por hardware.
- Cold Start por debajo de 45 segundos.

2.2 BAJO CONSUMO

- Modo avanzado de consumo "TricklePower" ("por goteo"), ahorrando hasta un 98% de potencia sin necesidad de ningún elemento extra. (El modo "TricklePower" permite mantener el ritmo de entrega de posición actualizada cada segundo, entrando en un modo "dormido" durante el 90% del tiempo de cada ciclo de 1 segundo).
- Extremadamente bajo consumo en el modo de apagado (stand by), con un arranque y adquisición muy rápido.

2.3 POSICIÓN GPS MAXIMIZADA

- Navegación con un solo satélite en condiciones reducidas de visibilidad.
- Navegación optimizada para calles estrechas.
- Seguimiento de señales débiles debido al arbolado.

3 FAMILIA SIRFSTAR-II

3.1 CIRCUITO DIGITAL DE MÁXIMA INTEGRACIÓN GSP2E

- Procesador GPS más potente.
- Integra un procesador ARM7TDMI de hasta 50 MHz.
- Soporta operaciones de bus de 16 y 32 bit.
- Buses internos y externos separados.
- Integra 1Mb de EDO DRAM para la navegación GPS en el mismo chip.
- Mejora del rendimiento con memoria cache de instrucciones.
- Integra un Reloj en Tiempo Real de precisión.
- Amplio Periféricos del receptor GPS, incluyendo 2 UARTS, Bus serie de alta velocidad SPI, RAM protegida con batería, GPIO.

3.2 MODULO DE RADIO FRECUENCIA DE BAJO COSTE GRF2I

- Incluye en el chip VCO y oscilador de referencia.
- Etapa unitaria de conversión de frecuencia.
- Integra filtro IF.
- Integra LNA.
- Simplifica los interfaces digitales.

3.3 SOFTWARE MODULAR GSW2

- Fácil de integrar en sistemas existentes.
- 60% del tiempo de CPU disponible para las tareas de usuario.
- Perfecta integración con aplicaciones exteriores.
- Entorno de desarrollo robusto.



4 ESPECIFICACIONES TÉCNICAS

Receptor	Código C/A, L1
Canales	12
Máximo ciclo de posición	10/segundos (1/segundo estándar)
Tiempo de Readquisición de Satelites	100mS
Adquisición instantánea	< 2 segundos
Adquisición en caliente	< 8 segundos de media
Adquisición normal	< 38 segundos de media
Adquisición en frío	< 45 segundos de media
Mínima señal para el seguimiento	-175 dBW
Altitud máxima	< 60,000 pies
Velocidad máxima	< 1,000 Nudos
Consumo: modo normal	440 mW (135 mA)
TricklePower	75 mW (23 mA)
Stand by	30 mW (9 mA)
Tensión de alimentación	3.15 - 3.6V (I/O tolerantes a 5V)
Protocolos de comunicación	NMEA v2.2, SiRF Binary,
Precisión de Posición	100 metros 2d RMS, con SA on 1 - 5 metros con corrección DGPS

5 ESPECIFICACIÓN FÍSICA

Tamaño	11 x 29.5 x 38 mm.
Peso	9 gm.
Temperatura de Operación	-40°C a +85°C
Humedad en Operación	5% a 95% R.H., sin condensación, a +60°C
Choque	20g (11 mS en diente de sierra)
Vibración	4 g

6 INTERFASE FÍSICO



6.1 CONECTOR DE INTERFASE RF

Tipo MCX Conector Coaxial hembra de Johnson Ref. 133-3711-301 para usar con Conectores macho MCX, por ejemplo de Johnson Ref. 133-3402-001 (para cable coaxial RG-178) Alimentación en el conductor central de 3.0V (o externa de 5.0V) para alimentar una antena activa.

6.2 CONECTOR DE INTERFASE DE DATOS

Conector HEADER hembra, 2X14 pin, paso de 1mm Ref. CLM-114-02-F-DV de SAMTEC. Usar con conectores tipo FTMH-114-03-F-DV-ES.

6.3 DEFINICIÓN DEL INTERFASE

Pin	Nombre de la señal	In/Out	Descripción
1	INP2/JTAGEN	I2	Entrada 2 de Propósito General/Selección de Depuración
2	CTS-A	I	Clear To Send para el Puerto Serie A
3	RTS-A	O	Request To Send para el Puerto Serie A
4	OUT6	O6	Salida 6 de Propósito General
5	OUT5	O5	Salida 5 de Propósito General
6	OUT3	I3	Salida 3 de Propósito General
7	OUT1	O1	Salida 1 de Propósito General
8	OUT2	O2	Salida 2 de Propósito General
9	INP3	O3	Entrada 3 de Propósito General
10	WAKEUP	O	Wakeup (para el modo dormido) Activo en Alto
11	3VCC	I	Alimentación de Entrada de 3.15 a 3.6 VDC
12	TX-B	O	Serial Transmit Data, Puerto B, Salida de Datos GPS en NMEA
13	RX-B	I	Serial Receive Data, Puerto B, carga de actualización de SW
14	TX-A	O	Serial Transmit Data, Puerto A, Control de Corrección RTCM
15	RX-A	I	Serial Receive Data, Puerto A, Entrada de Corrección RTCM
16	OUT4	O4	Salida 4 de Propósito General
17	VBK	I	Batería de Backup para la SRAM, de 1.8 a 3.8 VDC, 10µA Típico
18	INP1	I1	Entrada 1 de Propósito General
19	RST	I	Reset Manual, Activo en Bajo
20	VANT	I	Alimentación Opcional de 5 VDC para la antena activa
21	GND	I	Retorno de Alimentación y de Señales
22	BOOTSEL	I	Selección de Carga del SW
23	JTRST	I	Entrada de Restart de Depuración del SW
24	JTDI	I	Entrada de Datos de Depuración del SW
25	JTMS	I	Control de la Depuración del SW
26	JTCK	I	Entrada de Reloj de Depuración del SW
27	JTDO	O	Salida de Datos de Depuración de SW
28	ICERST	I/O	Restart del Dispositivo de Depuración del SW

Niveles de Señales:
 I1, I3: V_{IH} mín = $0.7 \times VCC$, V_{IL} máx = $0.3 \times VCC$.
 I2: 68K Resistencia de Pullup a VCC. V_{IH} mín = $0.7 \times VCC$, V_{IL} máx = $0.3 \times VCC$.
 O1: V_{OH} mín = 2.4 volts @ $I_{OH} = 2mA$, V_{OL} máx = 0.4 volts @ $I_{OH} = 2mA$. 10K resistencia de Pulldown.
 O2, O3, O4, O5, O6: V_{OH} mín = 2.4 vol @ $I_{OH} = 2mA$, V_{OL} máx = 0.4 vol @ $I_{OH} = 2mA$